下面是小编精心整理的基于FPGA的多路模拟量、数字量采集与处理系统，本文共6篇，希望能够帮助到大家。
篇1：基于FPGA的多路模拟量、数字量采集与处理系统
基于FPGA的多路模拟量、数字量采集与处理系统
摘要：提出一种基于FPGA技术的多路模拟量、数字量采集与处理系统的设计方案，分析整个系统的结构，并讨论FPGA内部硬件资源的划分和软件的设计方案等。本设计方案外部电路结构简单可靠，特别适用于多路检测系统中，而且可以根据需要容易地对系统进行扩展，对于检测系统来讲具有一定的通用性。关键词：FPGA A/D采集 数字量采集 VHDL语言设计
在电气测控系统中，常常需要采集各种模拟量信号、数字量信号，并对它们进行相应的处理。一般情况下，测控系统中用普通MCU（如51、196等单片机或控制型DSP）是可以完成系统任务的。但当系统中要采集的信号量特别多时（特别是各种信号量、状态量），仅仅靠用普通MCU的资源就往往难以完成任务。此时，一般只能采取多MCU联机处理模式，或者靠其它芯片扩展系统资源来完成系统的监测任务。这样做不仅增加了大量的外部电路和系统成本，而且大大增加了系统的复杂性，因而系统的可靠性就会受一定的影响，这显然不是设计者所愿意看到的。本文所提出的一种基于FPGA技术的模拟量、数字量采集与处理系统，利用FPGA的I/O端口多，且可以自由编程支配、定义其功能的特点，配以VHDL编写的FPGA内部执行软件，能很好地解决采集的信号路数多的问题。因为用VHDL编写的执行软件内部对各组数字量是按并行处理的，而且FPGA硬件的速度是ns级的，这是当前任何MCU都难以达到的速度，因此本系统比其它系统更能实时地、快速地监测信号量的变化。所以在状态量特别多的监测系统中，本系统将更能发挥出自身的优势。
本系统中的外围电路设计相对简单、可靠，且鉴于FPGA和VHDL语言自身的特点，系统具有较好的扩展性，在监测和控制系统中也具有一定的通用性。系统主要包括：FPGA芯片区、多路选择与A/D采样电路、交流信号调理电路、光耦隔离驱动电路、时钟电源区、PROM代码下载电路等几部分。结构示意如图1所示。
图1 基于FPGA技术的多路模拟量、数字量采集与处理系统框图
1 FPGA芯片特点分析及资源分配
本系统中的FPGA是采用Xilinx公司的Spantan-II系理XC2S100-5 PQ208。该系列的内核采用2.5V供电，工作频率最高可达200 MHz；I/O端口供电电压为3.3V，可以承受5V的输入高电平。
Spartan-II系列具有丰富的I/O口资源，I/O口输出缓冲器呆以接收高达24mA的拉电流和48mA的灌电流。缺省时，I/O输出口的驱动能力的12mA，也可以设置成2、4、6、8、16或24mA。
FPGA内部资源划分为四大部分，如图2所示。
①FPGA逻辑运算中心。用来接收其它各部分的数据，并按照程序中设定的方案对所收到的数据进行相应的分析和处理。包括：对从MCU接收来的数据指令进行分析，并按其指令要求进行相应操作；接收A/D采样来的数据，对数据进行各种处理，如求其有效值，进行FFT分析等；接收来自数字量的各种信息数据，按设定的模式对其进行判断处理，并负责按接收的CPU指令输出相应的数字量。
②A/D控制单元。主要负责控制外部A/D芯片和多路开关的选通时序，以及实现对A/D采要过程的合理控制。因为，在FPGA芯片内部，不像在MCU内部那样有丰富的外设控制资源供用户使用，要用FPGA来控制A/D采样过程的动作，必须用软件来模拟实现各种A/D控制资源。利用这些自设定的A/D控制管理资源，配以合理的软件控制时序，才能保证采样过程的顺利进行。
③数字量监测控制单元。负责所有要监视和控制的数字量的状态数据的采集和控制命令的输出。这一部分同样也需要用软件来模拟实现各种对数字量的管理控制，只有配备较完备的外设控制管理单元，整个数字量的管理控制才能正确合理地进行。
④FPGA接口逻辑控制单元。在FPGA内部设计了FPGA模块与外界MCU的接口单元，这虽然占去了一定的内部资源，但是考虑到在一般的工程系统中不仅仅包括对各种信息的采集控制，还往往包括通信、显示以及进行一些复杂算术运行等等。FPGA虽然有其显著的长处，但是在这些方面实现起来就往往不如普通MCU来得容易，因此考虑到本系统的通用性，在设计上增加了FPGA模块与外界MCU的接口单元。
图2 FPGA内部资源分配示意图
2 交流模拟量采集的控制与管理
在交流模拟量采集外围电路中，A/D芯片采用的'是BB公司的ADS774。多路交流量是通过4051的多路开关后输入到ADS774芯片的。交流信号在进入ADS774之前要经过信号调量电路，调理成ADS774认可的模拟信号。
FPGA实现的交流量采样处理控制软件由五部分组成：
第一部分为设定的3个与A/D采样有关的16位指令寄存器组：A/D参数寄存器（ADPR）、输出控制寄存器（ADOR）、A/D控制寄存器（ADCR）。
ADPR（XXXXXXXXX XXXXX XX）的各位定义如下：位1、位0选择每周波采样的点数（00表示每周波采16个点，01表示每周波采32个点，10表示每周波采64个点，11表示每周波采128个点）。位6～位2用来表示FPGA的时钟频率，00001表示时钟频率为1MHz，11111表示时钟频率为31MHz，00000表示时钟频率为32MHz。位15～位7表示所采样信号的频率，这9位表示的范围为1Hz～512Hz。
ADOR是与FPGA输出有关的寄存器。该寄存器的作用是：当MCU要读取某通道信号的信息时，FPGA应该输出该信号的哪次谐波电压。如为FFFFH，表示DSP读到的是该通道信号的有效值；如果ADOR的值为0010H，那么，DSP读到的是该通道信号的2次谐波电压。
ADCR寄存器控制A/D采样的通道数的选择以及与A/D采样有关的寄存器的复位控制等，这也是考虑到系统的通用性而设计的：如000C表示采样第11路交流模拟量电压；0011则表示同时采样前六路信号等等。
第二部分为设计产生A/D与CD4051芯片的控制信号。如在图2中，在采样12路交流模拟量的情况下，FPGA需要产生7路控制信号，这7路控制信号应该满足一定的时序要求。图3给出了同时采样前六路信号时FPGA的控制信号时序。
Abcs2[0,1,2]总线信号实际上是多路开关通道选择的3个控制信号selA、selB、selC。需要说明的是，因为要进行修正，在对6路交流信号采样的同时，也对4051的+5V和AGND进行了采样，所以实际上测量的通道数为8路。
从图3可看出，abcs2[0,1,2]总线信号每19.531 25μs加1，每156.25μs重新循环一次，满足8路交流同步采样的要求。
从25μs时刻的局部放大图可以看出，当（23.6μs时刻）4051选择通道1时，ADS774的CS和R/C信号同时为低，延时0.5μs左右CE端出现上升沿（24.1μs），启动A/D转换，这符合ADS774的A/D转换时序。需要指出，如果CE端直接接高电平，那么，R/C的下降沿将直接启动A/D转换。之所以用两个信号来启动A/D转换，是为了减少A/D的误触发。考虑到4051的导通延时，所以在通道切换0，5μs后才启动A/D转换。图3中没有画出4051的INH信号，在采样前6路交流信号时，该信号一直为低。如果同时采样12路信号，那么，abcs2[0,1,2]总线信号每9.765 625μs加1，每78.125μs重新循环1次；INH信号每78.125μs电平变化1次，用来选择哪个4051导通。
第三部分为A/D输入数据缓冲区和数字滤波模块。A/D转换完成后，ADS774的引脚STS给FPGA输出转换完成信号（低电平）。FPGA接收这一信号后，将产生读ADS774的时序，把12位的A/D转换数据读入到数据缓冲区的二维数组datain(abcv)（sampn）中。Abcv为通道号，sampn表示周波信号中所采样的第几个点。将一个周期的12路信号采样完后，置标志ADFLAG为1，进行数据的滤波处理。首先，对datain(abcv)(sampn)的值进行修正；给定sampn，对前6路信号来说，datain(7)(sampn)存储的是AGND的A/D转换值，将datain(i)(sampn)减去datain(7)（sampn）的值存储在datamid(i)(sampn)中（i=1,…，6）。与此类似，后六路的采样值datain（i）(sampn)减去datain(15)(sampn)的值存储在datamid（i）(sampn)（i=8,…，14）。然后，给定abcv，对datamid(abcv)(j)(j=0,…，15)这16个点的数据进行FIR滤波，将FIR滤波后的数据存储在datamd(abcv)（sampn）数组中。
第四部分是均方根有效值计量和FFT谐波分析模块。输入的数据经过处理后，首先进行均方根有效值的计算。给定abcv，先求出datamd(abcv)(j)(j=0,…，15)这16个点的平方和，将其存储到datarsult(abcv)中。为了防止溢出，dataresult(abcv)定义28位的位矢量。然后把dataresult(abcv)中的数据进行平方的运算，结果存储在douts(i)中。开平方是利用函数sqt(a:std_logic_vector;b:integer)return std_logic_vector来实现的。a为要开方的全矢量数据；整数b用来定义输出位矢量的长度。该函数被封装成一个包（package），符合自顶向下（TopDown）的HDL语言设计思想。douts(i)是信号量，由赋值语句douts(i)<=sqt（dataresult (i);16）（i=0,…，15）可以分别求出12路信号的有效值。电压有效值和谐波分析完成以后，清ADFLAG为0。
第五部分为输出缓冲器单元。当DSP对FPGA产生读时序（FPGACS为低电平且RD下降沿来到时），FPGA根据DSP的低五位地址线A0～A4的值（对应于FPGA的chansel:std_logic_vector(4 downto 0)信号量），以及ADOR寄存器中的值，将相应的数据送到数据总线上。比如，若chansel为（00010）2，ADOR中的值为FFFFH，那么，FPGA就会将通道2的有效值douts(2送到数据总线上。
图3 FPGA的A/D控制信号时序图
3 对数字量的控制与管理
在图2系统中，假定要对16个负载进行管理，每个负载包括1个控制输出量和2个状态返回量，因此共有16路的数字量输出，32路的数字量输入。
FPGA对数字量的管理软件结构：
FPGA对数字量的控制管理也设置了三个16位的指令寄存器组。这三个指令寄存器的内部地址为03H、04H和05H.03H为开关量输出允许寄存器（KGER）；04H为跳闸闭合寄存器（KGCR）；05H为开关量开闭寄存器（KGIR）。
来自负载的总共32个状态反馈信号（DIN00、DIN01……DIN31）分成16组，分别接到FPGA的16个信号量dini上（i=1,2,…，15）。dini是长度为2的位矢量std_logic_vector(1 downto 0)，分别对应于1个负载的两个状态反馈位。FPGA用16个进程process(din1)、process(din1)……process(din15)来对输入数字量敏感。当dini的载位电平发生变化时，进程启动，FPGA结合MCU发送的控制指令，判断负载的状态，并记录在输出数据缓冲区中。输出数据缓冲区包括16个数据存储器,这16个数据存储器在FPGA内部的地址从（10000）2到（11111）2。（100000）2单元存储的是第1个负载的状态，以此类推，（10000）2单元存储的是第16个负载的状态。每个16位数据存储器的8位固定为5AH，接下来的5位为（00000）2，只有最后3位才是负载的状态位。
当MCU读FPGA时，process(rd)进程启动。这时，如果MCU地址线A4的电平（对应于FPGA的chansel:std_logic_vector(4 downto 0)信号量的第四位）为“1”，FPGA就根据chanse1(3 downto 0)的值，将对应的数据存储器的值发送到数据总线上。MCU读回数据存储器的值后，如果前13位不是（0101101000000）2，说明产生了读错误，MCU重新再读一次。必须指出，在FPGA控制A/D采样时，读哪个通道信息也是通过A0～A3地址线区分的，但是，A4的电平为低。
MCU根据系统处于不同的状态给负载发送接通/断开指令，这是通过写FPGA的寄存器KGIR实现的。KGIR的16位依次代表16个负载，“1”为接通，“0”为断开，复位值是0000H.寄存器KGER是数字量输出的总开关，复位后为0000H，不允许数字量输出；MCU对其写入FFFFH后，允许数字量输出。FPGA给负载发去接通/断开指令后，负载将会有两个状态信号返回。FPGA结合寄存器KGIR的控制指令值，可以判定负载处于何种状态之一。如果反馈的信息为跳闸，FPGA将根据寄存器KGCR的值作出相应的处理。如果为其它信息，FPGA将不做处理，只是将状态信息存储在数据缓冲区中等待发送给权限高的MCU来决定。KGCR的复全值是0001H，表示跳闸发生后，FPGA将自动再发一次接通指令。程序运行的过程中，MCU根据任务的紧急和系统的布局，可以修改KGCR的值。如果KGCR的值为0003H，表示第一次跳闸发生后，FPGA可以重复发三次接通指令。
因为FPGA是基于RAM工艺的，在掉电后本身不能保存信息，因此需要一个外置存储芯片来保存其信息，这里采用一次可编程的PROM：XC17S100APD8I（OTP）。该PROM与Spartan-II芯片的接口只需要一个I/O；复位引脚的极性可编程（高有效或低有效）；供电电压为3.3V。
XC17S100A的DONE、INIT、CCLK信号来自FPGA芯片XC2S100。系统刚一上电，FPGA首先初始化，置INIT、DONE为低。INIT为低后复位PROM，此时由于PROM的CE为低，因此PROM被选中，从而将数据流从DATA脚输入到FPGA的DIN脚。配置完成后，FPGA将DONE接高，PROM处于低功耗的待机模式，并将DATA脚置为高阻态。
在硬件调试和在线修改过程中，选用FPGA的CCLK、DONE、DIN、PROG引脚用做硬件调试编程。将下载电缆接在计算机并口上，选择恰当的下载方式就会将Xilinx开发软件生成的位流文件下载到FPGA的内部配置存储器中。配置下载流程可以分为3个阶段：初始化、清除配置内存、下载数据。清除内存在所有配置模式中都是一样的，下载数据却随着配置方式的不同而不同。
实际应用中，一般都需要将数据流文件烧入到Xilinx PROM中，每次上电伊始，由PROM将数据流下载到FPGA中，下载完毕，FPGA开始工作。
4 结论
针对监测系统监测信号一般较多的特点，本文提出了一种基于FPGA技术的多路模拟量、数字量采集与处理系统，设计了相应的外围硬件电路和系统处理软件。在仿真和综合调试成功的基础上，本系统成功用于某航空重点预研项目的电气负载管理系统试验中。试验结果表明，本系统成功地完成了对多路模拟量、数字量的采集处理任务，因此，在电气测控系统中有较好的应用前景。
篇2：FPGA数据采集与回放系统设计论文
FPGA数据采集与回放系统设计论文
1系统及其原理
基于通用信号处理开发板，利用FPGA技术控制AD9233芯片对目标模拟信号采样，再将采样量化后的数据写入USB接口芯片CY7C68013的FIFO中，FIFO写满后采用自动触发工作方式将数据传输到PC机。利用VC＋＋6．0软件编写上位机实现友好的人机交互界面，将传输到PC机上的数据进行储存和实时回放。本系统主要实现以下两大功能：1）ADC模块对目标模拟信号进行采样，利用FPGA技术将采样后的数据传输到USB接口芯片CY7C68013的FIFO中存储。2）运用USB2．0总线数据传输技术，将雷达回波信号数据传输到PC机实时回放。分为应用层、内核层和物理层3部分。应用层和内核层主要由软件实现。应用层采用VC＋＋6．0开发用户界面程序，为用户提供可视化操作界面。内核层基于DriverWorks和DDK开发系统驱动程序，主要起应用软件与硬件之间的桥梁作用，把客户端的控制命令或数据流传到硬件中，同时把硬件传输过来的数据进行缓存。物理层主要以FPGA为核心，对USB接口芯片CY7C68013进行控制，通过USB2．0总线实现对中频信号采集。系统设计采用自底向上的方法，从硬件设计开始逐步到最终的应用软件的设计。
2硬件设计
FPGA在触发信号下，控制ADC采样输入信号，并存入FIFO中。当存满时，将数据写入USB接口芯片CY7C68013，同时切换另一块FIFO接收ADC转换的数据，实现乒乓存储，以提高效率。FPGA模块的一个重要作用是控制USB接口芯片CY7C68013。当ADC采样后，数据进入FPGA模块，FPGA控制数据流将其写入CY7C68013的FIFO中，以便于USB向PC机传输。CY7C68013的数据传输模式采用异步slaveFIFO和同步slaveFIFO切换模式。通过实测，前者传输速度约为5～10Mbit／s，后者传输速度最高可达20Mbit／s，传输速度的提高可通过更改驱动程序的读取方式实现。
3软件设计
3．1USB驱动程序设计
USB2．0总线传输技术最高速率可达480Mbit／s。本系统采用批量传输的slaveFIFO模式。CY7C68013芯片内部提供了多个FIFO缓冲区，外部逻辑可对这些端点FIFO缓冲区直接进行读写操作。在该种传输模式下，USB数据在USB主机与外部逻辑通信时无需CPU的干预，可大大提高数据传输速度。Cypress公司为CY7C68013芯片提供了通用的驱动程序，用户可根据需求开发相应的固件程序。
3．2FPGA模块程序设计
系统中FPGA模块的'核心作用是控制AD9233芯片进行采样。AD9233作为高速采样芯片，其最高采样速率达125Mbit／s，最大模拟带宽为650MHz。通过改变采样速率可使该系统采集不同速率需求的信号，扩展了该系统的应用范围。描述FPGA控制USB数据写入接口芯片FIFO的状态机如图6所示。状态1表示指向INFIFO，触发FIFOADR［1：0］，转向状态2；状态2表示若FIFO未满则转向状态3，否则停留在状态2；状态3表示驱动数据到总线上，通过触发SLWR写数据到FIFO并增加FIFO的指针，然后转向状态4；状态4表示若还有数据写则转向状态2，否则转向完成。
3．3上位机设计
为实现人机交互，利用VC＋＋MFC在PC机上编写了可视化操作界面，即上位机。上位机既用于数据采集的控制，同时也用于采集数据的实时回放。上位机界面如图7所示。上位机主要功能：
1）按下“检测USB”按钮，可检测USB是否连接正常，并显示USB基本信息。
2）按下“开始采集”按钮，可将采集的数据传输到PC机并实时回放数据波形；再次按下“开始采集”按钮，可暂停数据波形回放。
3）按下“保存数据”按钮，可将采集的数据以＊．dat文件的形式存储到PC机硬盘。
4）按下“结束采集”按钮，可关闭采集系统并退出界面；或按下“确定”和“取消”按钮，也可直接退出界面。
4系统实测
为了测试数据采集与回放系统，利用通用信号处理开发板设计了DDS模块。该DDS模块产生一个正弦波作为测试信号，通过AD9744芯片转换后变为模拟信号输出，并将此输出信号接至示波器以便验证系统。数据采集与回放系统的实物图及系统实测波形与回放波形。
5结束语
通过实际测试，基于FPGA的数据采集与回放系统达到了预期设计的要求。此系统能够对目标模拟数据进行采集，并能对采集的数据实时回放，且可将数据以＊．dat文件的形式存入PC机硬盘；系统具有高速的采集传输功能，上位机能够实时、动态地回放数据；信号采集板和处理板共用一套硬件，避免了重复制板，在实际调试时可方便地在信号采集与信号处理的工作模式间来回切换，提高了工作效率。原驱动程序官方版本为了满足通用性和稳定性的要求，限制了传输速率，本设计开发了相应的USB驱动程序，提高了传输速率。
篇3：基于TMS320C6711的线阵CCD采集与处理系统
基于TMS320C6711的线阵CCD采集与处理系统
摘要：一种基于DSP的CCD采集与处理系统。在该系统中DSP（TMS320C6711）进行高速、大数据量的数字信号处理、MCU（89C52）完成人机界面处理。文中给出该系统在生物医学工程中的应用：静止悬浮式激光散射法血细胞分类计数仪中光电信号的采集和处理。将该系统做适当修改，同样也可适用于其它光电信号的采集处理。关键词：TMS320C6711CCD89C52数据采集数据处理
引言
TMS320C6711是TI公司推出的DSP芯片。其数据处理功能非常强大，时钟速度可大100M（或者150M），但是其I/O功能要求有限。因此，采用MCU（89C52）作为人机接口，构成双CPU（MCU和DSP）系统。
1系统构成
本文所介绍的CCD采集系统是在32位浮点DSP（TMS320C6711）上实现的。如图1所示：单片机89C52负责接受键盘输入，并在液晶显示器上显示处理的结果信息；CCD在光点转换后的数据通过A/D转换器后在异步FIFO中缓存；DSP是系统的信息处理中心，它读取FIFO中的数据后经过处理，将结果传给89C52，由液晶显示器显示信息。
DSP（TMS320C6711）是整个硬件系统的信号处理中心。它接受CCD传来的采集信号，加以处理并将结果传给单片机。DSP还完成对Flash和SDRAM的控制。
MCU（89C52）主要充当人机界面的角色，接受外部键盘的输入，将DSP传输未来的结果用数据和图文的形式在液晶显示器上显示出来。
*8KB的可编程FlashMemory；
*可以写/擦1000次以上；
*内置256×8位RAM；
*32个可编程I/O口。
图3信号双向缓冲器隔离图
由于DSP计算能力很强，但I/O控制能力有限，因此89C52的以上性能可以保障系统控制能力，提供人机接口之便。
CCD（TCD132D）是一种新型的固体成像器件。特别适合各种精密图像传感和无接触工件尺寸的在线测量。TCD132D是具有1024个像素的二相线性CCD。
IDT7204是4K×9位的异步FIFO，读写操作会自动访问存储器中连续的存储单元。从FIFO中读出的数据和写入的顺序相同，地址的.顺序在内部已经预先定义好。芯片对读写指针提供复位功能，使内部读写指针同时设置到初始位置。另外，它还可以对已经读出的数据通过将读指针重新设置到初始位置而实现数据的重新读取。该器件用9位数据宽度，第9位可以根据用户需要作控制位或者校验位。IDT7204的存取速率可达12ns。
A/D转换器（AD7821）是Analog公司出品的高速8位A/D转换器件；Flash采用AMD公司4Mbit的FlashMemoryAM29LV400B；SDRAM采用了4片Micron公司生产的高速SDRAM芯片MT48LC2M8A；液晶显示采用T6963C控制器点阵图形液晶显示模块。
2系统内关键电路的设计和主要芯片的互连互控
2.1CCD以及A/D模块
采用TCD132D线性CCD，光电转换后用三极管放大，如图2所示。三极管放大后用LF357进行滤波处理，然后再送A/D模块滤波、转换。A/D转换使用AD7821，采用READ方式读取数据。
2.2DSP与SDRAM、FIF0的互连和信号完整性设计
由于TMS320C6711的时钟频率在100MHz以上，时钟沿时间为10ns或者以下，系统构成中除有DSP芯片本身外，还有SDRAM、Flash、FIF
O等。故必须对系统进行分割，主要目的是保护高速部分，即SDRAM部分。
设计中高速部分（SDRAM部分）要求信号线尽量短，尽量靠近DSP。本系统中需要使用大量存储器（4片SDRAM）。DSP与SDRAM的时钟接口速度很高，为保障信号的完整性，如图3所示，采用图4所示的时钟缓冲器产生4个相同、延迟极小并且一致的时钟，分别接到4片SDRAM上。这样不但增加了时钟的驱动能力，同时还很好地保证了信号的完整性。
为了保护高速信号部分，同时为了防止DSP外设驱动能力的不足，用74LVT162245双向缓冲器实现Flash和异步FIFO数据线的职责离。
FIFO芯片IDT7204与DSP连接中图5所示。FIFO是异步器件，所以放到CE1空间上。FIFO的读信号由XARE#、XCE1#、XA20、XA21控制。当AD7821信号转换害完成后，由DB_INT向WE#写信号线开始写入FIFO；而当FIFO半满后，由HF#向DSP的X_INT4请求写入DSP。
2.3DSP与MCU的互连
由于DSP的McBSP接口和MCU（89C52）的UART接口并不一致，所以不能直接把McBSP当作标准的UART来应用。McBSP和UART连接有两种方式：一种是SerialPort方式，硬件连接如图6所示；另一种是将McBSP设置成GPIO方式，其硬件连接如图7所示。
3系统在生物医学工程中的应用举例
利用静止悬浮式（非流式）激光散射法血细胞分类计数测定法对血细胞分类计数，不需要固定和染色样品，不需要导电介质，更不需要昂贵的流式装置，可以方便、快捷地对血细胞分类计数。这不但大大降低了仪器造价，满足于血液常规的检验，而且还可以针对病人的不同要求分别检验，减轻病人负担。
3.2软件及其优化
本系统的软件分为两部分：一是以单片机为核心的系统控制程序，主要是人机接口程序；二是以DSP为核心的数据处理程序。下面就分别对这两部分进行详细的阐述。
（1）以单片机为核心的系统控制程序
单片机作为系统的控制核心负责液晶的显示、键盘的扫描及系统的启动和停止。图8是这部分的程序流程图。
（2）以DSP为核心的数据处理程序
DSP子系统接受单片机传递的操作指令和参数，启动CCD工作，然后，通过QDMA方式从FIFO（数据缓冲作用）里面读取光强数据，调用NNLS算法计算血细胞的尺寸分布。最后，把结果传递给单片机。
图9是这部分程序的流程图。程序采用C语言与汇编语言混合编写。C语言构成程序的主框架。
程序的优化包数据预处理和采用浮点运算器TMS320C6711的各种优化方法进行数据处理。
由于测得的散射光强分布信息的数字化信号往往带有电路噪声和随机误差，影响到测量的精度。为使这些数据能更好地反映实际情况，通常要对它们进行一定的预处理，这样才能作为数据处理软件进一步计算的原始数据。我们采集50组光学数据进行平均，来减小相对误差。由于CCD光学探测器的各像元具有空间等间隔特点，故采用五点三次平滑滤波获取血液样品的径向散射光强。
4结论
线阵CCD采集和处理系统采用DSP（TMS320C6711）和MCU（89C52）的双CPU处理系统。将DSP的数据处理速度快和MCU的I/O控制能力强的优点结合起来，外加高速AD转化器、异步FIFO，构成了功能强大、计算速度快的光电采集处理系统。该系统在工业信号采集处理、医学信号采集处理等领域都有很广的应用前景。
篇4：阵列超声场的信号采集与处理系统
阵列超声场的信号采集与处理系统
摘要：介绍了一种新型的基本计算机和数字示波器的阵列超声场的信号采集和处理系统。系统利用Windows平台，采用VC、VB和Matlab编程方法，采集信号并进行信号处理，从而为相控阵聚焦声场的研究提供了很好的试验平台。利用提出的系统，可对样品中的缺陷进行无损检测。关键词：信号采集和处理 超声相控阵
超声相控阵技术在医学和工业无损检测方面有着广阔的应用前景，近年来研究非常广泛。本文介绍的基于计算机的线性超声阵列的信号采集和处理系统，为相控阵的研究建立了很好的理论基础。
数字示波器与模拟示波器相比，(本网网收集整理)能将待测模拟信号实时数字化，并且在波形处理方面有很大改进，从而使其在电子测量中日益得到广泛应用。但是其存储容量和数据处理能力有限，如果能用计算机控制示波器，将示波器采集到的数据及时存储，并用软件分析存储的波形数据和测量结果，就能形成一套有效的信号采集与处理分析系统。本文以TDS210型数字示波器为例，介绍如何将计算机与数字示波器组成一套高性能的信号采集与处理系统，并介绍如何将其应用于相控阵超声无损检测的数据采集和信号处理中。
1 系统硬件组成
系统主要包括：计算机、TDS210型数字示波器、TDS2MM扩展模块、换能器阵列及译码选通装置等。
1.1 试验样块及换能器阵列
如图1所示，在一块235×195.6mm×20.6mm的铜板的顶部贴上64个紧密排列的晶片，晶片截面尺寸为18mm×3.06mm，厚度是0.8mm，材质为PZT-5，固有频率为2.8MHz。在铜板上加工7个通孔（分别为a、b、c、d、e、f、g）作为人工缺陷，其中的圆孔(a、b、c、e、f、g)直径为3.2mm，长方孔（d）截面尺寸为10mm×6mm。
用两个译码选通电路，每次同时选通晶片I和II，分别发射和接收超声波，并分别与示波器通道1和2接通。采用XC16B脉冲发生器产生始脉冲来激励晶片I，始脉冲脉宽为240ns，电压为20V。晶片I受激振动发生超声波，在铜板中传播，遇到气孔与铜材质的界面反射回来，用晶片II接收回波信号，并送入示波器通道2。然后计算机通过示波器的DS2MM扩展模块的串口，并波采集示波器通道2的回波信号，提取和存储许多特征参数，并用应用软件（如Matlab）分析波形，进行信号处理分析。
1.2 TDS210型示波器
本系统采用美国Tektronix公司的TDS210型数字存储示波器。该示波器带宽为60MHz，取样速率为1GS/s，双通道输入，记录长度为2500个点，采样位数为8bit，垂直分辨率为0.4%，水平精度为±0.01%。该示波器还带有非易失性存储器，可以存储两个基准波形和5个前面板设置[1]。
该示波器的TDS2MM扩展模块带有RS-232八位串行通信接口、Centronics硬拷贝打印输出接口和GPIB 8位并行通信接口，可直接与外部的控制器、打印机、计算机等设备进行通信。示波器与计算机可直接用带DB-9型连接器的电缆连接，使用非常方便。
2 系统软件开发
2.1 系统软件设计
本系统开发工具为VB6.0与VC6.0，由于使用了其自带的通信控件MSComm6.0，因而使编程更为方便快捷。MSComm6.0ocx封装了大量标准的通信控制及线程管理函数，通过这些函数可以方便地与串行端口建立连接。这样就可通过串行端口去控制示波器，发出命令，交换数据。
系统工作步骤如下：启动后自动完成初始化，检测硬件配置，设定通讯参数；设置示波器特性，进行数据的人工采集或自动采集；在自动采集的情况下，控制光电继电器按照一定顺序，定时选通阵列中的两个晶片，分别接通发射和接收回路；实时采集通道2中的回波信号，并将其转换成二时制数据文件；利用Matlab编程，对采集的信号组进行排列、移项、叠加、频谱分析等；进而根据信号处理的结果，对缺陷的形状、位置、大小进行成像分析。
系统软件采用模块化方式编写，包括数字示波器初始化、译码选通、数据采集、参数测量、全波存储以及各种信号处理模块。
2.2 通信与数据采集
借助TDS210示波器自带的TDS2MM扩展模块的编程手册，可非常方便地实现计算机和示波器之间的通信，并对示波器中波形信号进行采集。系统启动后，对示波器进行初始化，设定通信参数，将示波器基、通道、触发、显示等子系统做相应设置，并开动选通，进行自动扫查。示波器实时采集换能器阵列装置中的超声波信号，同时计算机向示波器发送命令，取加数据，放入计算机内存，对常用波形参数（如周期、频率、振幅、上升时间、下降时间、脉冲宽度、峰-峰值等）做测量，将波形数据与测量结果存入计算机硬盘，留做后处理。所有数据可存成一个64阶的矩阵，矩阵的每个元素对应的是一个2500个点的回波信号。
2.3 信号处理与分析
通常的信号处理软件首先检出波形数据部分，从时域、空域和频域三个方面分别提取其有关特征参数。时域参数包括波的前沿、后沿、存在时间等；空域参数包括其均值、均方值、方差、概率密度等；频域参数包括其频谱密度等。
本系统不是简单地对单个波形数据进行特征提取。而是将一组波形数据先进行预处理，提高了信噪比后再进行信号的分析处理。
3 相控阵模拟及缺陷检测
图2是一组回波，代表的是第17号晶片接收的各个晶片所发射的超声波信号的反射回波。信号群A、B、C、D、E、F、G分别对应铜块试样中的预留孔a、b、c、d、e、f、g。在回波信号后面，与之平行等距而且波幅有所减小的为侧面波。如果信号足够强，可以有多次侧面波，例如B1、C1、C2等。
相控阵的工作原理是通过改变相邻超声换能器的相位差Δφ值（也就是调整各个晶片发射时间），来达到在指定位置聚焦的目的。相控阵超声的精确延时发射是超声相控阵系统中的重要环节，其硬件设计和调试过程是很复杂的。本系统采用一种新的思路，即把信号做移项处理，然后虚拟延时发射、定点聚焦，而无需制作实际的相控延时和同步发射的控制电路。
虚拟聚焦点在孔b的中心，坐标为(58.6,74)。17号晶片在孔b的正上方，因它发出的超声到达b孔中心的距离最短，所以也就能最早接收到由b孔反射回来的超声。因此它的回波信号在信号族B中，应该在最前面。根据声程的不同，将64条信号进行移项处理，使之都与17号晶片的信号B对齐，结果如图3所示。经过延时，所有晶片发射的超声在该点的.回波信号(B')在时间上排列一致，即各个晶片发射的超声在该点处发生了实际的聚焦。数据处理分析的结果和实际情况相吻合，说明此处确实存在缺陷。
将图3所示的延时排列的信号叠加，得到图4所示的信号i。i为所有晶片发射的超声在b点聚焦的信号，64个晶片的贡献同相叠加，所以信号很强。信号ii是第17号晶片对孔b自发自收的回波信号，只是一个晶片的贡献，最高峰不到18mV。从图中可以明显看出，聚焦后孔b的回波信号i显著增强，回波峰-峰值达到0.45V，随机的噪声信号以及其它孔的回波信号和噪声都互相抵消而几乎消失，只留下缺陷孔b的一次回波及其自身的一次侧面波。
将图4中的信号i、ii进行傅立叶变换，得到图5所示的频谱图[2]。如图5（a）所示，聚焦信号i的能量主要集中在1.2MHz左右，能量分布规整，带宽约为0.5MHz。图5(b)所示的单个晶片的回波信号ii，其中心频率为1.2MHz，与信号i的中心频率基本吻合，但是能量分布比较分散，最大值也只有i信号的300分之一。
幅值和频谱对比的结果表明，如果只用一个晶片的回波信号进行处理分析，缺陷的回波信号很微弱，信噪比低，信号的能量 也很低。采用阵列晶片的聚焦信号，缺陷孔的回波信号显著增强，信噪比很高，而且反映在频谱图上，主频信号能量较大，分布规整，有一定的带宽，从而使得有效的检测信号得到增强，更便于缺陷的识别和检出。
如果虚拟焦点实际上不存在缺陷，则根据声程差移项后的信号不能在时间上排列一致，信号叠加时互相抵消，得到的合成聚焦的信号很微弱，能量也很低，可以通过滤波将其滤掉。
把64 2个波形数据进行处理分析，以一定间距对铜板中的各点进行虚拟扫描聚焦，便可得知整个铜板中缺陷的分布情况，从而在计算机上实现了数字化探伤仪的功能。如果做进一步处理，信将信号的各种参数在时域、频域中进行综合分析，可以做出铜板中缺陷分布的直观示意图。
本文提出的用软件分析方法对超声相控阵的试验数据进行处理分析，无需相控延时硬件电路的设计，极大地节约了成本和时间。本文提出的信号处理方法，能很好地过滤噪声，强化有用的信号，对缺陷的无损检测有很高的分辨率。这套系统不仅可以用于相控超声信号的采集和处理分析，还可用于各种具有通信接口的测量仪器的功能扩展开发中。
篇5：阵列超声场的信号采集与处理系统
阵列超声场的信号采集与处理系统
摘要：介绍了一种新型的基本计算机和数字示波器的阵列超声场的信号采集和处理系统。系统利用Windows平台，采用VC、VB和Matlab编程方法，采集信号并进行信号处理，从而为相控阵聚焦声场的研究提供了很好的试验平台。利用提出的系统，可对样品中的缺陷进行无损检测。关键词：信号采集和处理 超声相控阵
超声相控阵技术在医学和工业无损检测方面有着广阔的应用前景，近年来研究非常广泛。本文介绍的基于计算机的线性超声阵列的信号采集和处理系统，为相控阵的研究建立了很好的理论基础。
数字示波器与模拟示波器相比，能将待测模拟信号实时数字化，并且在波形处理方面有很大改进，从而使其在电子测量中日益得到广泛应用。但是其存储容量和数据处理能力有限，如果能用计算机控制示波器，将示波器采集到的数据及时存储，并用软件分析存储的波形数据和测量结果，就能形成一套有效的信号采集与处理分析系统。本文以TDS210型数字示波器为例，介绍如何将计算机与数字示波器组成一套高性能的信号采集与处理系统，并介绍如何将其应用于相控阵超声无损检测的.数据采集和信号处理中。
1 系统硬件组成
系统主要包括：计算机、TDS210型数字示波器、TDS2MM扩展模块、换能器阵列及译码选通装置等。
1.1 试验样块及换能器阵列
如图1所示，在一块235×195.6mm×20.6mm的铜板的顶部贴上64个紧密排列的晶片，晶片截面尺寸为18mm×3.06mm，厚度是0.8mm，材质为PZT-5，固有频率为2.8MHz。在铜板上加工7个通孔（分别为a、b、c、d、e、f、g）作为人工缺陷，其中的圆孔(a、b、c、e、f、g)直径为3.2mm，长方孔（d）截面尺寸为10mm×6mm。
用两个译码选通电路，每次同时选通晶片I和II，分别发射和接收超声波，并分别与示波器通道1和2接通。采用XC16B脉冲发生器产生始脉冲来激励晶片I，始脉冲脉宽为240ns，电压为20V。晶片I受激振动发生超声波，在铜板中传播，遇到气孔与铜材质的界面反射回来，用晶片II接收回波信号，并送入示波器通道2。然后计算
[1] [2] [3] [4]
篇6：基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用
基于DSP和光缆通信的远程高速数据采集及处理系统的设计与应用
摘要：介绍一种以TMS320VC5402DSP为核心处理器的高速远程数据采集与处理系统。该系统以分时采集方式对多路模拟信号进行数据采集，采样率达40MHz。经过高速处理器的实时处理，通过光缆将数据传送到主控计算机端，作进一步处理与分析。该系统可以广泛应用于需要较高频率远程模拟信号的采集处理场合。关键词：远程数据采集DSP光纤通信信号处理
随着数字信号处理技术及通信技术的发展，DSP技术应用越来越广泛。将DSP技术应用于高速数据采集，可以对采集数据进行实时处理，同时将高速光缆通信技术应用于远程数据采集的数据传递，能够使采集的大量信号高速可靠地传递至主控计算机作进一步的分析处理。本文介绍了一种使用TMS320VC5402作为处理器，用高速A／D转换芯片进行数据采集与处理，使用光缆进行数据通信的高速远程数据采集板。将此采集板应用于油田超声波测井系统，为探测油井下内壁、壁厚以及油井外固井水泥环的情况提供充分的数据基础。
作为一个使用DSP芯片作为处理器的远程数据采集系统，不但要完成数据的采集工作，而且还要能够对数据进行实时处理，然后将数据传递至远处控制端。同时，数据采集部分还要能够接收远端控制端发出的命令，及时对数据采集进行总体上的控制。
此远程数据采集系统需要完成的基本功能是：接收地面主控计算机发出的控制命令，自动完成多路超声波电信号的采集工作：将信号放大，滤波处理后数字化，经过短暂存储及初步处理，将数字化的超声波信号分组，传递至地面主控计算机，供分析软件进行数据分析。
1系统硬件的设计
整个系统由数据采集和计算机控制卡两部分组成。数据采集部分完成超声波信号的放大、滤波、模数转换以及处理和传输控制；计算机控制卡接收由数据采集卡经过光缆传递的数据信号，送至计算机PCI总线，由处理软件进行数据处理。PCI控制卡经过控制软件向数据采集卡发送数据采集命令，使数据采集卡根据命令改变工作状态。
1．1数据采集卡的硬件设计
图1为数据采集卡部分的电路原理图。由于数据采集板工作在恶劣的环境中，要求硬件电路保证完成尽可能多工作的同时，使用尽可能少的器件，以保证采集板能够长时间地稳定工作。
数据采集板的核心处理器是TMS320VC5402。该芯片是TI公司TMS320VC54x系列的DSP芯片，是为实现低功耗、高性能而专门设计的定点DSP芯片，主要应用在通信、数据采集等系统中。该芯片采用CMOS制造工艺，属于第七代DSP产品，它的工作频率可以根据需要进行调整。
由于TMS320VC5402芯片内部不带FLASH程序存储器，因此，在采集板上要让FLASH存储器保存程序。使用的芯片是SST39VF400A。此芯片是SiliconStorageTechnology生产的256K字节的16位FLASH存储器。在电路启动时，由TMS320VC5402内部ROM中的引导程序将存储在FLASH中的工作程序转移到SRAM中，提高程序运行效率，降低对外部ROM的速度要求。这样，不仅可以提高系统硬件的成本，而且可以提高系统的整体抗干扰性。
TMS320VC5402DSP芯片内带16K字节的RAM，其中一部分用来运行程序，另外一部分可以用来存储临时数据，片内的RAM存储器不能满足数据存储容量的要求，因此在采集板上还要扩充一部分SRAM。此采集卡上使用的SRAM芯片为CY7C1021。此芯片是Cypress公司生产的16位64K字节的静态RAM存储器，采用CMOS工艺，具有自动低功耗模式的功能，降低系统功耗，保证低散热量。
A／D转换电路使用TLC5540模数转换芯片，这是TI公司的8位A／D转换器，它的最高转换速率可以达到每秒40兆字节。TLC5540采用了一种改进的半闪结构，使用CMOS工艺，因而大大减少了器件中比较器的数量，而且在高速转换的同时，能够保持低功耗，在推荐的工作条件下，其功耗仅为75mW。使用TLC5540进行数据采集的控制信号由TMS320VC5402产生，采样时钟经过5402的CLKOUT端口分频得到。当采集卡进行数据采集时，首先DSP芯片选通要采集的模拟信号通路，将经过处理的模拟信号送至TLC5540的模拟输入端口，然后DSP芯片通过地址使能转换芯片TLC5540，控制转换芯片进行模数转换，将模拟信号转换为数据量，送至数据总线。由于TLC5540是8位模数转换芯片，因此只将8位数字信号送至数据总线的低8位上，由DSP芯片进一步处理。
远程数据采集，采集端与控制端之间必须要使用高速通信电路，使得两端能够及时通信。在本采集系统中，为解决高速数据传输的问题，选用了光缆进行数据传输。现代光通信技术的发展，已经使光纤通信的速率可以达到每秒钟几G比特，中继距离也可达几百千米，因此使用光缆进行数据通信，无疑是解决高速率远距离数据传输问题的好方法。由于光缆本身的物理性质，其自身比较脆弱，但是可以在光纤外面使用钢缆或钢丝网进
行加固，使得光缆的外部物理特性大大增强，保障数据的可靠传输。
电气电路和光缆之间的接口使用光端机，光端机的输入输出接口是串行通信接口，使用非平衡传输方式进行数据输入输出。在DSP芯片与光端机通信模块之间，必须将总线上的并行数据串行化，转换为串行数据，以便光端机进行光通信。DSP接收信号时必须将光端机输出的串行信号反串行化，转换为并行数据，进行处理。光缆通信的速率比处理器的处理速率要高，因此，在串行器、反串行器和处理器的数据总线之间要加入先进先出存储器，将数据暂时存储，等积累了一定数量的数据之后，由串行化器进行发送或者处理器接收反串行化器送来的光缆上的数据。
在数据总线和串行化器／反串行化器之间加入FIFO，对于数据传输效率有很大的提高。IDT72V02是IDT公司生产的低电压CMOS异步先进先出存储器，有1024×9字节的存储空间，可以保存1K的9位字节数据。在本设计中，数据总线上的数据为八位数据，因此只使用了FIFO中的低八位数据作为有效数据，第九位数据用作校验位。串行化与反串行化芯片选用了TI公司的SN65LV1021／1212，这两个芯片是10：1和1：10串行化／反串行化芯片，并行数据可以在10MHz～40MHz时钟下传输，相应的串行数据可以在100bps～400bps的速率下传输。SN65LV1021／1212均能够工作在低功耗方式下，不传递数据时，可以降低整个系统的功耗，输出数据总线可以保持高阻抗状态。
由于TMS320VC5402的通用I／O接口比较少，因此数据采集板上使用了一片CPLD作为通用I／O的扩展接口。DSP芯片将A／D转换器、FIFO、串行化／反串行化器等器件都作为统一的外设，对每一外设进行地址编码。通过CPLD将DSP的外设操作信号转换为对具体芯片的'控制信号。这样在程序的效率以及整体电路工作的协调性上都有了很大的提高。
1．2地面PCI总线控制卡的硬件设计
为了方便地面计算机对数据采集卡进行实时控制，高速接收数据，因此设计一块PCI卡，将从光缆送来的数据直接送至计算机的PCI数据总线是一种高效且实用的方法。
光端机接收光缆传递的光信号，由反串行化器将串行数据转换为并行数据，送至存储器进行暂时存储，再将整个数据段送至计算机PCI总线，由软件进行处理并存储至硬盘。
PCI卡的主要芯片为PLX公司的PCI9052。该芯片在PCI总线接口芯片市场有相当的份额，是在PCI从模式接口设计卡中得到广泛应用的接口芯片，可以提供用于适配卡的小型而高性能的PCI总线目标，实现PCI数据总线上的33MHz的数据传输。PCI9052的主要特点有：
（1）进行数据接收时，PCI卡通过光端机接收由光纤送来的光信号，转换为串行电信号由光端机接口送出，经过SN65LVDS1212反串行器转换成并行信号，由控制器送入到FIFO中缓存。当接收完一个数据包后，由PCI9052将数据包中的数据送到计算机PCI总线，系统软件将接收的数据进行分析，并根据需要保存到硬盘。
（2）当计算机控制采集卡进行数据采集时，计算机软件向总线发出命令，PCI卡接收到系统软件送至PCI总线上的数据后，转送到串行器的数据总线上，将并行数据转化为串行数据，经光端机转化为光信号，送至光缆向采集卡进行传输。
2系统软件的设计
远程数据卡的实时系统控制软件包括两部分：采集卡上DSP控制及数据处理软件；上位机接收并处理DSP发送来的数据的实时处理控制软件。
固化在采集板上的DSP处理程序是软件部分的主体，程序主流程图如图2所示。
软件采用模块化的设计方法，其中包括采集卡的初始化、定时器处理、数据采集控制、数据处理,以及接收和发送数据几个模块。采集卡启动DSP芯片首先通过BOOTLOADER程序将存储在FLASH中的程序代码转移到RAM中，高速运行程序。程序首先进行初始化，然后由DSP本身完成对数据的自动采集，计算机并不参与采集的具体过程。采集后的数据暂时存储在RAM中，当采集到一定数量的一组数据，由DSP芯片对数据根据需要进行处理。例如，对信号进行互相关、自相关、功率谱、互谱、压缩算法等分析计算，减少传输过程以及上位机的负担。经过处理获得数据，DSP芯片将其按照一定的协议送至传输总线，控制串行化器通过光端机将其传送至上位主机，以进一步分析、处理数据。DSP程序使用CCS集成开发环境开发，编程语言使用C语言与汇编语言相结合的方法，程序整体使用C语言编写以提高程序开发周期。对于实时性要求强或比较复杂的算法，为提高DSP代码芯片的执行效率，使用汇编语言编写。
上位机的软件编写包括PCI卡驱动程序和应用程序两部分。在Windows操作系统下，普通用户不能进行直接读写物理地址和读取系统分配的资源信息的底层硬件操作，因此，在硬件设施完备的基础上，编写PCI接口卡的驱动程序，是上位机工作软件中的一个重要环节。使用Jungo公司的Windriver开发工具编写本PCI卡的驱动程序。该程序为一般的用户应用程序提供了一个很好的底层硬件接口，对于实时性要求不很严格的情况下，应用程序能够直接对底层硬件进行操作。由于本系统的数据采集工作完全由采集卡上的DSP自动控制完成，计算机对采集卡的控制只是一些工作方式的控制选择，因此对于PCI卡的时序要求并不十分严格，使用Windriver开发PCI卡的驱动程序完全可以满足需要。
用户应用程序使用高级语言进行开发，通过Windriver提供的接口，程序控制者可以利用对PCI卡的操作向采集卡
发出控制命令，同时接收PCI卡送来的采集数据信息，对数据进一步处理、存储。
3试验结果
在实际的油井测量实验中，选用1MHz的超声波信号，对5．5英寸的套管井进行测量，用10MHz的采样率对超声波信号进行采样。采集接收到的超声波数据，计算机上得到的数据经过转换和处理，可以为超声波测井提供充分的依据。如图3所示。
4设计中需要注意的问题
采集卡的设计过程中，主要问题在于硬件电路的设计。DSP芯片是高速数据处理芯片，外部总线的速率若达到40MHz，内部的时钟则可以达到更高。因此设计上要充分考虑DSP芯片引脚的外接方式和工艺特性。采集卡上有数字和模拟两种信号系统，在设计时要将数字信号和模拟信号电气上相互隔离，距离要尽量远，减少两种信号之间相互干扰。在每个元件的电源引脚附近都要加上一个小滤波电容，减小电源的不稳定因素。系统的电源设计要使用响应快、稳定性好、精度高的电源芯片，电源输出加上大的滤波电容以提高整个电路板的稳定性。尽量选用贴片封装的元件，减小元件本身散热量的同时增加电路焊接的可靠性以及抗干扰性。元件分布版面设计时，元件在电路板上的质量分布要均匀，以增加电路板的机械性能。
本文介绍了一种基于DSP芯片、通过光缆进行数据传递的高速远程数据采集系统，设计了一套完整的远程高速数据采集方案。该方案在强大的DSP处理器控制下利用高速A／D芯片完成多路模拟信号的分时采集工作，采集后的数据可以进行实时处理与高速传输。将该数据采集卡应用于油田超声波测井系统，对超声波测井信号进行高速采集，送至计算机进行数据分析处理，为测井工作提供了充足的数据基础。
文档为doc格式
